日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日 Date of Application:

2002年 7月26日

出願番号 Application Number:

特願2002-217595

[ST.10/C]:

[JP2002-217595]

出 顏 人
Applicant(s):

セイコーエプソン株式会社

2003年 5月23日

特 許 庁 長 官 Commissioner, Japan Patent Office



特2002-217595

【書類名】 特許願

【整理番号】 EP-0398901

【提出日】 平成14年 7月26日

【あて先】 特許庁長官殿

【国際特許分類】 G06F 13/00

【発明者】

【住所又は居所】 長野県諏訪市大和3丁目3番5号 セイコーエプソン株

式会社内

【氏名】 藤田 信一郎

【発明者】

【住所又は居所】 長野県諏訪市大和3丁目3番5号 セイコーエプソン株

式会社内

【氏名】 金井 裕之

【発明者】

【住所又は居所】 長野県諏訪市大和3丁目3番5号 セイコーエプソン株

式会社内

【氏名】 内田 朋宏

【発明者】

【住所又は居所】 長野県諏訪市大和3丁目3番5号 セイコーエプソン株

式会社内

【氏名】 野々山 巳広

【特許出願人】

【識別番号】 000002369

【氏名又は名称】 セイコーエプソン株式会社

【代理人】

【識別番号】 100090479

【弁理士】

【氏名又は名称】 井上 一

【電話番号】 03-5397-0891

【選任した代理人】

【識別番号】 100090387

【弁理士】

【氏名又は名称】 布施 行夫

【電話番号】 03-5397-0891

【選任した代理人】

【識別番号】 100090398

【弁理士】

【氏名又は名称】 大渕 美千栄

【電話番号】 03-5397-0891

【手数料の表示】

【予納台帳番号】 039491

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9402500

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 データ転送制御システム、電子機器、プログラム及びデータ転送制御方法

【特許請求の範囲】

【請求項1】 バスを介してデータ転送を行うためのデータ転送制御システムであって、

第1の電子機器を接続するための第1のポートと第2の電子機器を接続するための第2のポートを含む複数のポートの制御を行うポート制御部と、

ノードのトポロジ情報をクリアするバスリセットを発行するバスリセット発行 部とを含み、

前記ポート制御部が、第2のポートをディスエーブル状態に設定し、前記バス リセット発行部がバスリセットを発行し、第1のポートに接続される第1の電子 機器にアクセス権を獲得させることを特徴とするデータ転送制御システム。

【請求項2】 請求項1において、

前記ポート制御部が、

バスリセットが発行されて第1のポートに接続される第1の電子機器がアクセス権を獲得した後に、第2のポートをイネーブル状態に設定することを特徴とするデータ転送制御システム。

【請求項3】 請求項2において、

第2のポートがイネーブル状態に設定された後、第2のポートに接続される第2の電子機器がサスペンド状態であることが検出された場合に、サスペンド状態をレジュームするためのパケットを第2の電子機器に転送するための処理を行うパケット処理部を含むことを特徴とするデータ転送制御システム。

【請求項4】 請求項3において、

前記バスリセット発行部が、

サスペンド状態をレジュームするためのパケットが転送された後に、バスリセットを発行することを特徴とするデータ転送制御システム。

【請求項5】 請求項2乃至4のいずれかにおいて、

前記ポート制御部が、

第2のポートがイネーブル状態に設定された後、第1のポートに接続される第 1の電子機器がアクセス権を失った場合には、第2のポートを、再度、ディスエーブル状態に設定することを特徴とするデータ転送制御システム。

【請求項6】 バスを介してデータ転送を行うためのデータ転送制御システムであって、

第1の電子機器を接続するための第1のポートと第2の電子機器を接続するための第2のポートを含む複数のポートの制御を行うポート制御部を含み、

前記ポート制御部が、

データ転送制御システムの電源がオンになった場合に、第2のポートをディス エーブル状態に設定することを特徴とするデータ転送制御システム。

【請求項7】 請求項6において、

第1の電子機器のポートが第1のポートに接続された場合に、データ転送制御 システムの電源がオンになることを特徴とするデータ転送制御システム。

【請求項8】 第1のポートに接続される第1の電子機器の機能を拡張する ための電子機器であって、

請求項1乃至7のいずれかのデータ転送制御システムと、

第1の電子機器を接続するための第1のポートと第2の電子機器を接続するための第2のポートを含む複数のポートと、

を含むことを特徴とする電子機器。

【請求項9】 請求項8において、

前記ポート制御部が、

第1の電子機器のポートが第1のポートに接続され、電子機器の電源がオンになった場合に、第2のポートをディスエーブル状態に設定することを特徴とする電子機器。

【請求項10】 第1の電子機器を接続するための第1のポートと第2の電子機器を接続するための第2のポートを含む複数のポートの制御を行うポート制御部と、

ノードのトポロジ情報をクリアするバスリセットを発行するバスリセット発行

部として、

データ転送制御システムを機能させるプログラムであって、

前記ポート制御部が、第2のポートをディスエーブル状態に設定し、前記バス リセット発行部がバスリセットを発行し、第1のポートに接続される第1の電子 機器にアクセス権を獲得させることを特徴とするプログラム。

【請求項11】 第1の電子機器を接続するための第1のポートと第2の電子機器を接続するための第2のポートを含む複数のポートの制御を行うポート制御部として、

データ転送制御システムを機能させるプログラムであって、

前記ポート制御部が、

データ転送制御システムの電源がオンになった場合に、第2のポートをディス エーブル状態に設定することを特徴とするプログラム。

【請求項12】 バスを介してデータ転送を行うためのデータ転送制御方法であって、

第1の電子機器を接続するための第1のポートと第2の電子機器を接続するための第2のポートを含む複数のポートの制御を行い、第2のポートをディスエーブル状態に設定し、

第2のポートがディスエーブル状態に設定された後に、ノードのトポロジ情報をクリアするバスリセットを発行し、第1のポートに接続される第1の電子機器にアクセス権を獲得させることを特徴とするデータ転送制御方法。

【請求項13】 バスを介してデータ転送を行うためのデータ転送制御方法であって、

第1の電子機器を接続するための第1のポートと第2の電子機器を接続するための第2のポートを含む複数のポートの制御を行い、

データ転送制御システムの電源がオンになった場合に、第2のポートをディス エーブル状態に設定することを特徴とするデータ転送制御方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、データ転送制御システム、電子機器、プログラム及びデータ転送制御方法に関する。

[0002]

【背景技術及び発明が解決しようとする課題】

近年、IEEE1394と呼ばれるインターフェース規格が脚光を浴びている。そして、このIEEE1394のトランザクション層の一部の機能を含む上位のプロトコルとして、SBP-2 (Serial Bus Protocol-2) と呼ばれるプロトコルが提案されている。このSBP-2 (広義にはSBP) は、SCSI (SPC-2)のコマンドセットをIEEE1394のプロトコル上で利用可能にするために提案されたものである。このSBP-2を用いれば、既存のSCSI規格対応の電子機器で使用されていたコマンドセットに最小限の変更を加えて、IEEE1394規格の電子機器に使用できるようになる。従って、電子機器の設計や開発を容易化できる。

[0003]

さて、このSBP-2では、イニシエータとなる電子機器(例えばパーソナルコンピュータ)とターゲットとなる電子機器(例えばストレージデバイス)の間では、ピア・ツー・ピアでデータ転送が行われる。従って、イニシエータがターゲットに対してログインしてアクセス権を獲得した後は、そのイニシエータがターゲットのアクセス権(SBP-2におけるアクセス権)を専有することになる。このため、そのターゲットに対しては他の電子機器はアクセスできなくなる。

[0004]

一方、ノート型のパーソナルコンピュータ(以下、適宜PCと呼ぶ)などでは、その機能を拡張するための拡張機器(拡張用の電子機器)が別売されることがある。この拡張機器には、ハードディスクドライブ(HDD)、CDドライブなどのストレージデバイスやIEEE1394、USBなどの各種インターフェースが設けられている。そして、ユーザは、ノート型PCと拡張機器をドッキングすることで、拡張機器が有する種々の機能(ストレージデバイス、ポート)を利用できるようになる。これにより、ノート型PCの本体から、拡張機器が備える拡張機能を省くことが可能になり、ノート型PCの軽量化、コンパクト化を図れ

る。

[0005]

しかしながら、このような拡張機器とノート型PCとを接続した際に、この拡張機器に対するアクセス権(バス使用権)を他のPCが獲得してしまうと、拡張機器の拡張機能をユーザが利用できなくなってしまうという事態が生じる。

[0006]

本発明は、以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、所望の電子機器にアクセス権を優先的に獲得させることができるデータ転送制御システム、電子機器、プログラム及びデータ転送制御方法を提供することにある。

[0007]

【課題を解決するための手段】

本発明は、バスを介してデータ転送を行うためのデータ転送制御システムであって、第1の電子機器を接続するための第1のポートと第2の電子機器を接続するための第2のポートを含む複数のポートの制御を行うポート制御部と、ノードのトポロジ情報をクリアするバスリセットを発行するバスリセット発行部とを含み、前記ポート制御部が、第2のポートをディスエーブル状態に設定し、前記バスリセット発行部がバスリセットを発行し、第1のポートに接続される第1の電子機器にアクセス権を獲得させるデータ転送制御システムに関係する。

[0008]

本発明では、バスリセットが発行される前に、第2のポートがディスエーブル 状態に設定される。そして、第2のポートがディスエーブル状態に設定された後 にバスリセットが発行されるため、第2のポートに接続される第2の電子機器に アクセス権を奪われてしまう事態を防止できる。これにより、第1のポートに接 続される第1の電子機器にアクセス権(第1のポートのバス使用権)を優先的に 獲得させること(第1の電子機器に優先的にログインさせること)が可能になる

[0009]

また本発明では、前記ポート制御部が、バスリセットが発行されて第1のポー

トに接続される第1の電子機器がアクセス権を獲得した後に、第2のポートをイネーブル状態に設定してもよい。

[0010]

このようにすれば、データ転送制御システムが組み込まれる電子機器と第1の電子機器との間で第1のプロトコル(例えばSBP-2、SBP)のデータ転送を実現しながら、第1の電子機器と第2の電子機器との間で第2のプロトコル(例えばIPover1394)のデータ転送を実現することが可能になる。

[0011]

また本発明では、第2のポートがイネーブル状態に設定された後、第2のポートに接続される第2の電子機器がサスペンド状態であることが検出された場合に、サスペンド状態をレジュームするためのパケットを第2の電子機器に転送するための処理を行うパケット処理部を含んでもよい。

[0012]

このようにすれば、第2のポートがディスエーブル状態になることでサスペンド状態に移行してしまった第2の電子機器との間で、データ転送を行うことが可能になる。

[0013]

また本発明では、前記バスリセット発行部が、サスペンド状態をレジュームするためのパケットが転送された後に、バスリセットを発行してもよい。

[0014]

このようにバスリセットが発行されることで、ノードのトポロジ情報がクリア されて、第2の電子機器を新たなノードとして追加することなどが可能になる。

[0015]

また本発明では、前記ポート制御部が、第2のポートがイネーブル状態に設定 された後、第1のポートに接続される第1の電子機器がアクセス権を失った場合 には、第2のポートを、再度、ディスエーブル状態に設定してもよい。

[0016]

ここで第1の電子機器がアクセス権を失う場合とは、例えば、第1の電子機器 がリブートされた場合、第1のポートのケーブルが外れた場合、或いは第1の電 子機器のソフトウェア処理によるアンプラグが行われた場合などである。

[0017]

また本発明は、バスを介してデータ転送を行うためのデータ転送制御システムであって、第1の電子機器を接続するための第1のポートと第2の電子機器を接続するための第2のポートを含む複数のポートの制御を行うポート制御部を含み、前記ポート制御部が、データ転送制御システムの電源がオンになった場合に、第2のポートをディスエーブル状態に設定するデータ転送制御システムに関係する。

[0018]

本発明によれば、データ転送制御システム(データ転送制御システムが組み込まれる電子機器)の電源がオンになったことを条件(電源がオンになった後)に、第2のポートがディスエーブル状態に設定される(第1のポートはイネーブル状態になる)。これにより、第2のポートに接続される第2の電子機器にアクセス権を奪われてしまう事態を防止でき、第1のポートに接続される第1の電子機器にアクセス権を優先的に獲得させることが可能になる。

[0019]

また本発明では、第1の電子機器のポートが第1のポートに接続された場合に 、データ転送制御システムの電源がオンになってもよい。

[0020]

このようにすれば、第1の電子機器のポートが第1のポートに接続された場合 (データ転送制御システムが組み込まれる電子機器と第1の電子機器とが接続された場合)に、第1の電子機器にアクセス権を優先的に獲得させることが可能になる。

[0021]

なお、本発明では、IEEE1394に準拠したデータ転送を行うことができる。

[0022]

また本発明は、第1のポートに接続される第1の電子機器の機能を拡張するための電子機器であって、上記のいずれかのデータ転送制御システムと、第1の電

子機器を接続するための第1のポートと第2の電子機器を接続するための第2の ポートを含む複数のポートとを含む電子機器に関係する。

[0023]

また本発明では、前記ポート制御部が、第1の電子機器のポートが第1のポートに接続され、電子機器の電源がオンになった場合に、第2のポートをディスエーブル状態に設定してもよい。

[0024]

また本発明は、第1の電子機器を接続するための第1のポートと第2の電子機器を接続するための第2のポートを含む複数のポートの制御を行うポート制御部と、ノードのトポロジ情報をクリアするバスリセットを発行するバスリセット発行部として、データ転送制御システムを機能させるプログラムであって、前記ポート制御部が、第2のポートをディスエーブル状態に設定し、前記バスリセット発行部がバスリセットを発行し、第1のポートに接続される第1の電子機器にアクセス権を獲得させるプログラムに関係する。

[0025]

また本発明は、第1の電子機器を接続するための第1のポートと第2の電子機器を接続するための第2のポートを含む複数のポートの制御を行うポート制御部として、データ転送制御システムを機能させるプログラムであって、前記ポート制御部が、データ転送制御システムの電源がオンになった場合に、第2のポートをディスエーブル状態に設定するプログラムに関係する。

[0026]

また本発明は、バスを介してデータ転送を行うためのデータ転送制御方法であって、第1の電子機器を接続するための第1のポートと第2の電子機器を接続するための第2のポートを含む複数のポートの制御を行い、第2のポートをディスエーブル状態に設定し、第2のポートがディスエーブル状態に設定された後に、ノードのトポロジ情報をクリアするバスリセットを発行し、第1のポートに接続される第1の電子機器にアクセス権を獲得させるデータ転送制御方法に関係する

[0027]

また本発明は、バスを介してデータ転送を行うためのデータ転送制御方法であって、第1の電子機器を接続するための第1のポートと第2の電子機器を接続するための第2のポートを含む複数のポートの制御を行い、データ転送制御システムの電源がオンになった場合に、第2のポートをディスエーブル状態に設定するデータ転送制御方法に関係する。

[0028]

【発明の実施の形態】

以下、本発明の実施形態について詳細に説明する。

[0029]

なお、以下に説明する本実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。

[0030]

- 1. IEEE1394, SBP-2
- 1.1 層構造

図1に、IEEE1394、SBP-2の層構造(プロトコル・スタック)を簡略化して示す。

[0031]

IEEE1394 (IEEE1394-1995、P1394a、P1394b等) のプロトコルは、トランザクション層、リンク層、物理層により構成される。

[0032]

トランザクション層は、上位層にトランザクション単位のインターフェース(サービス)を提供し、下層のリンク層が提供するインターフェースを通して、リードトランザクション、ライトトランザクション、ロックトランザクション等のトランザクションを実施する。

[0033]

ここで、リードトランザクションでは、応答ノードから要求ノードにデータが 転送される。一方、ライトトランザクションでは、要求ノードから応答ノードに データが転送される。またロックトランザクションでは、要求ノードから応答ノードにデータが転送され、応答ノードがそのデータに処理を施して要求ノードに返信する。

[0034]

リンク層は、アドレッシング、データチェック、パケット送受信のためのデータフレーミング、アイソクロナス転送のためのサイクル制御などを提供する。

[0035]

物理層は、リンク層により使用されるロジカルシンボルの電気信号への変換や 、バスの調停や、バスの物理的インターフェースを提供する。

[0036]

SBP-2 (Serial Bus Protocol-2) は、SCSI (SPC-2) のコマンドセットをIEEE1394 (広義には第1のインターフェース規格) のプロトコル上で利用可能にするために提案されたものである。このSBP-2 (広義にはSBP) は、図1に示すように、IEEE1394のトランザクション層の一部の機能を含む上位のプロトコルである。

[0037]

1.2 SBP-2の処理

図2に、SBP-2(広義には第1のインターフェース規格の上位の第1のプロトコル)の処理の全体についてのフローチャートを示す。

[0038]

図 2 に示すように、S B P -2 では、まず、接続機器の確認を行うためのコンフィギュレーションROMのリード処理が行われる(ステップT 1)。

[0039]

次に、イニシエータ(例えばパーソナルコンピュータ)が、ターゲット(例えばストレージデバイス)に対するアクセス権(リクエスト開始の許可。バスの使用権)を獲得するためのログイン処理が行われる(ステップT2)。具体的には、イニシエータにより作成されたログインORB(Operation Request Block)を用いてログイン処理が行われる。

[0040]

次に、フェッチエージェントの初期化が行われる(ステップT3)。そして、コマンドブロックORB(ノーマルコマンドORB)を用いてコマンド処理が行われ(ステップT4)、最後に、ログアウトORBを用いてログアウト処理が行われる(ステップT5)。

[0041]

ここで、ステップT4のコマンド処理においては、図3のA1に示すように、イニシエータがライト要求パケットを転送して(ライト要求トランザクションを発行して)、ターゲットのドアベルレジスタをリングする。すると、A2に示すように、ターゲットがリード要求パケットを転送し、イニシエータが対応するリード応答パケットを返す。これにより、イニシエータが作成したORB(コマンドブロックORB)が、ターゲットのデータバッファ(パケットバッファ)にフェッチされる。そして、ターゲットは、フェッチされたORBに含まれるコマンドを解析する。

[0042]

そして、ORBに含まれるコマンドがSCSIのライトコマンドであった場合には、A3に示すように、ターゲットがリード要求パケットをイニシエータに転送し、イニシエータが対応するリード応答パケットを返す。これにより、イニシエータのデータバッファに格納されているデータがターゲットに転送される。そして、例えばターゲットがストレージデバイスであった場合には、転送されたデータがストレージデバイスに書き込まれる。

[0043]

一方、ORBに含まれるコマンドがSCSIのリードコマンドであった場合には、図4のB1に示すように、ターゲットは、一連のライト要求パケットをイニシエータに転送する。これにより、例えばターゲットがストレージデバイスであった場合には、ストレージデバイスから読み出されたデータが、イニシエータのデータバッファに転送されることになる。

[0044]

このSBP-2によれば、ターゲットは、自身が都合の良いときに要求パケット を転送して(トランザクションを発行して)、データを送受信できる。従って、 イニシエータとターゲットが同期して動く必要がなくなるため、データ転送効率 を高めることができる。

[0045]

1. 3 I Pover 1394

IEEE1394の上位プロトコルとしては、ストレージデバイスやプリンタのデータの転送に最適なSBP-2以外にも、映像や音声のデータの転送に最適なAV/Cコマンドが提案されている。また、IEEE1394バス上で、インターネットプロトコル(IP)のパケットを転送するものとしてIPover1394と呼ばれるプロトコルも提案されている。

[0046]

図5に、IPover1394 (広義には第1のインターフェース規格の上位の第2のプロトコル) の層構造 (プロトコルスタック) を示す。IPover1394層は、IEEE1394層の上位であり、TCP (Transmission Control Protocol) 層、IP (Internet Protocol) 層の下位に位置する。

[0047]

このIPover1394では、IPパケットをIEEE1394で転送するための仕様を定めている。即ち、アプリケーションデータにTCPヘッダとIPヘッダを付加することで得られるIPパケットを、送信側で複数の1394パケットに分割し、受信側で再構築(フラグメンテーション)する。

[0048]

また、IPover1394では、ARP (Address Resolution Protocol) と呼ばれるプロトコルを採用する。このARPでは、送信ノードは、ディスネーションとなるIPアドレスを含むARP要求をブロードキャスト (アシンクロナスストリーム) する。すると、受信ノードは、自分のリンク情報を含むARP応答を返送する。そして送信ノードは、そのリンクアドレス宛にIPパケットを送信 (アシンクロナスライト) する。

[0049]

このIPover1394によれば、事前にデータ転送経路を確保する必要がなく、パケットの1つ1つが宛先情報(IPアドレス)を持つため、中継装置(

ルータ)によるpacket-by-packetの中継が可能になる。

[0050]

1. 4 バスリセット

IEEE1394では、電源が投入されたり、途中でデバイスの抜き差しが発生すると、バスリセットが発生(発行)する。即ち、各ノードは、ポートの電圧変化を監視している。そして、バスに新たなノードが接続されるなどしてポートの電圧に変化が生じると、この変化を検知したノードは、バス上の他のノードに対して、バスリセットが発生したことを知らせる。また、各ノードの物理層は、バスリセットが発生したことをリンク層に伝える。

[0051]

そして、このようにバスリセットが発生すると、図6に示すようなトポロジの情報(ノードID等)がクリアされる。そして、その後、トポロジー情報が自動的に再設定される。即ち、バスリセット後、ツリー識別、自己識別が行われる。その後、アイソクロナスリソースマネージャ、サイクルマスタ、バスマネージャ等の管理ノードが決定される。そして、通常のパケット転送が再開される。

[0052]

このようにIEEE1394では、バスリセット後にトポロジ情報が自動的に 再設定されるため、電子機器のケーブルを自由に抜き差しできるようになり、い わゆるホットプラグを実現できる。

[0053]

なお、トランザクションの途中でバスリセットが発生した場合には、そのトランザクションはキャンセルされる。そして、キャンセルされたトランザクションを発行した要求ノードは、トポロジー情報が再設定された後に、要求パケットを再度転送する。また、応答ノードは、バスリセットによりキャンセルされたトランザクションの応答パケットを要求ノードに返送してはならない。

[0054]

1. 5 拡張機器(拡張用の電子機器。オプション機器)

図7(A)に示すように、ノート型パーソナルコンピュータPC1(広義には電子機器)などでは、その機能を拡張するための拡張機器EP(広義には電子機

器)が用意されることがある。この拡張機器EPには、ハードディスクドライブ (HDD) やCD (CD-R、CD-RW) の読み出し・書き込みを行うCDドライブ (広義にはストレージデバイス) や、ポートP1、P2 (コネクタ) が設けられている。

[0055]

図7(A)において、PC1を拡張機器EPにドッキングすると、PC1に設けられた図示しないポートと拡張機器EPのポートP1が接続されると共に、拡張機器EPの電源がオンになる。そしてポートP1には、IEEE1394のデータ転送に必要な端子が設けられているため、PC1と拡張機器EPとの間でのIEEE1394(SBP-2)によるデータ転送が可能になる。これにより、PC1がハードディスクやCDにアクセスして、データを読み出したり、書き込んだりすることが可能になる。

[0056]

また、ポートP2には、IEEE1394を利用したLAN (ローカルエリアネットワーク) により、例えばホストコンピュータPC2 (広義には電子機器) が接続される。このようなLAN接続を行うことで、ノート型パーソナルコンピュータPC1とホストコンピュータPC2との間で、IEEE1394 (IPover1394) を用いたデータ転送も可能になる。

[0057]

一方、図7(B)では、EP-1、EP-2は、PDA (Personal Digital Assistant。広義には電子機器)であるPC1-1、PC1-2の拡張機器として使用されている。

[0058]

例えば、PC1-1を所持して外出し、外出先でデータをPC1-1の内蔵HDD (ハードディスクドライブ。広義にはストレージデバイス) に記憶させる。そして、外出先から戻り、PC1-1を拡張機器EP-1にドッキングさせる。すると、PC1-1のポートとEP-1のポートP1が接続されると共にEP-1の電源がオンになる。これにより、PC1-1の内蔵HDDに格納されるデータを、ポートP1、P2を介して、IEEE1394によりLAN接続されたホストコンピュ

ータPC2に転送できる。そして、外出先で得られたデータをホストコンピュータPC2で管理できるようになる。

[0059]

さて、図7(A)、(B)では、図8(A)に示すように、EP(電子機器)のポートP1(第1のポート)はPC1(第1の電子機器)のポートPAに接続される。また、EPのポートP2(第2のポート)はPC2(第2の電子機器)のポートPBに接続される。そして、これらのポート間ではIEEE1394によるデータ転送が行われる。

[0060]

SBP-2仕様では、1つのターゲットに対して複数のイニシエータがログインするとコントロールに矛盾が生じる場合がある。例えば、2台のPCから同時に1台のHDDにアクセスする場合などである。そこで、従来は、図2で説明したように、イニシエータがターゲットにログインしてアクセス権を獲得すると、ログアウトが行われるまで、そのイニシエータがそのターゲットへのアクセス権を専有することとしていた。

[0061]

例えば図8(B)において、イニシエータであるPC1が、ターゲットであるEPにログインすると、PC1は、EPへのアクセス権(SBP-2におけるアクセス権)を専有する。従って、例えばPC1がログアウトするまで、PC1とEPとの間でピア・ツー・ピアのデータ転送が行われるようになる。

[0062]

ところが、図8(A)の接続の場合に、PC1とPC2のいずれがアクセス権を獲得するかは、電子機器EPが有するデータ転送制御システムの調停回路等により決められる。従って、接続のタイミング等によっては、電子機器EPのアクセス権をPC2に奪われてしまい、PC1はEPに対するSBP-2のアクセス権を獲得できない事態が生じる。

[0063]

このような事態が生じると、PC1の拡張機器として機能するはずの電子機器 EPを、PC1が使用できないことになり、ユーザの利便性が悪化する。 [0064]

一方、PC1とPC2との間では、図5で説明したIPover1394のデータ転送経路も確保する必要がある。

[0065]

2. 全体構成

以上のような課題を解決するデータ転送制御システム及びこれを含む電子機器の全体構成例を図9に示す。なお、以下では、イニシエータとの間でデータ転送を行うターゲットがストレージデバイス(CDドライブ、DVDドライブ、HDDドライブ等)である場合について例にとり説明するが、本発明はこれに限定されない。

[0066]

電子機器EPは、データ転送制御システム10とストレージデバイス12(広義にはデバイス)を有する。また、外部の電子機器PC1、PC2(ノート型PC、PDA、ホストコンピュータ等)のポートPA、PBと接続するためのポートP1、P2を有する。

[0067]

なお、電子機器EPには、図示しないシステムCPU、システムメモリ(ROM、RAM)、操作部、或いは信号処理デバイス等を含めることができる。

[0068]

データ転送制御システム10は、物理層(PHY)回路14、リンク層回路20、SBP-2回路22、インターフェース回路30、バッファ管理回路38、バケットバッファ40(データバッファ)を含む。また、CPU42、フラッシュメモリ44(EEPROM)を含む。また、フラッシュメモリ44にその処理モジュール(プログラム)が記憶され、CPU42(広義にはプロセッサ)により実行されるファームウェア50を含む。なお、本実施形態のデータ転送制御システム10は、図9に示す全ての回路ブロック、機能ブロックを含む必要はなく、その一部を省略してもよい。

[0069]

物理層回路14は、図1の物理層のプロトコルをハードウェアにより実現する

ための回路であり、リンク層回路 2 0 により使用されるロジカルシンボルを電気信号に変換する機能を有する。

[0070]

物理層回路 1 4 が含む制御レジスタ 1 6 は、物理層回路 1 4 が行う種々の処理を制御するためのレジスタである。物理層回路 1 4 が含むポート制御回路 1 8 は、ポート(ノードにおける物理層において、他のノードとの物理的な接続を供給するもの) P 1 、 P 2 の制御を行う回路である。

[0071]

リンク(&トランザクション)層回路20は、図1のリンク層のプロトコルやトランザクション層のプロトコルの一部をハードウェアにより実現するための回路であり、ノード間でのパケット転送のための各種サービスを提供する。

[0072]

これらの物理層回路14、リンク層回路20の機能により、IEEE1394に準拠したデータ転送を、BUS1(第1のバス)を介して他の電子機器PC1、PC2との間で行うことが可能になる。

[0073]

SBP-2回路22(転送実行回路)は、SBP-2のプロトコルの一部やトランザクション層の一部をハードウェアにより実現する回路である。このSBP-2回路22の機能により、転送データを一連のパケットに分割し、分割された一連のパケットを連続転送する処理が可能になる。

[0074]

インターフェース回路30は、ストレージデバイス12とのインターフェース 処理を行う回路である。このインターフェース回路30の機能により、ATA(AT Attachment)、ATAPI (ATA Packet Interface) に準拠したデータ転送 を、BUS2 (第2のバス)を介してストレージデバイス12との間で行うこと が可能になる。

[0075]

そして、図9のように物理層回路14、リンク層回路20、インターフェース回路30を設けることで、IEEE1394(広義には第1のインターフェース

規格)とATA(IDE)/ATAPI(広義には第2のインターフェース規格)の変換ブリッジ機能をデータ転送制御システム10に持たせることが可能になる。

[0076]

インターフェース回路30が含むDMAコントローラ32は、BUS2を介してストレージデバイス12との間でDMA (Direct Memory Access) 転送を行うための回路である。

[0077]

バッファ管理回路38は、パケットバッファ40とのインターフェースを管理する回路である。バッファ管理回路38は、バッファ管理回路38の制御のためのレジスタ、パケットバッファ40へのバス接続を調停する調停回路、各種の制御信号を生成するシーケンサなどを含む。

[0078]

パケットバッファ40(パケットメモリ、データバッファ)は、パケット(転送データ)を一時的に格納するためのバッファであり、SRAM、SDRAM、或いはDRAMなどのハードウェアにより構成される。なお、本実施形態では、パケットバッファ40は、ランダムアクセス可能なパケット記憶部として機能する。また、パケットバッファ40を、データ転送制御システム10に内蔵せずに、外付けにしてもよい。

[0079]

CPU42(広義にはプロセッサ)は、装置全体の制御やデータ転送の制御を 行うものである。

[0080]

フラッシュメモリ44 (EEPROM) は、電気的にデータの書き換えが可能な不揮発性メモリである。このフラッシュメモリ44には、ファームウェア50の処理モジュール (プログラム) が記憶される。

[0081]

ファームウェア50は、CPU42上で動作する種々の処理モジュール(処理ルーチン)を含むプログラムであり、トランザクション層等のプロトコルは、こ

のファームウェア50と、ハードウェアであるCPU42等により実現される。

[0082]

ファームウェア50(F/W)は、コミュニケーション部52、マネージメント部60、ストレージタスク部70、フェッチ部80、ダウンローダ部90を含む。なお、ファームウェア50は、これらの全ての機能ブロックを含む必要はなく、その一部を省略してもよい。

[0083]

ここで、コミュニケーション部52は、物理層回路14、リンク層回路20などのハードウェアとの間のインターフェースとして機能する処理モジュールである。

[0084]

マネージメント部60(マネージメントエージェント)は、ログイン、リコネクト、ログアウト、リセット等の管理を行う処理モジュールである。例えばイニシエータがターゲットにログインを要求した場合には、まず、このマネージメント部60が、このログイン要求を受け付けることになる。

[0085]

ストレージタスク部70は、後段のアプリケーション層(上層)であるストレージデバイス12との間でデータ転送処理を行うための処理モジュールである。

[0086]

フェッチ部80(フェッチエージェント、コマンドブロックエージェント)は、コマンドブロックORBが含むコマンドを実行するための処理モジュールである。フェッチ部80は、単一の要求しか扱うことができないマネージメント部60とは異なり、イニシエータからの要求により自身がフェッチしたORBのリンクリストも扱うことができる。

[0087]

ダウンローダ部90は、フラッシュメモリ44に記憶されるファームウェア50の処理モジュール等の更新を行うための処理モジュールである。

[0088]

コミュニケーション部52は、ポート制御部54、バスリセット発行部56、

パケット処理部58を含む。

[0089]

ここでポート制御部54は、電子機器PC1を接続するためのポートP1 (第1のポート)、電子機器PC2を接続するためのポートP2 (第2のポート)の制御を行う。

[0090]

より具体的にはポート制御部54は、P1、P2のポート状態(ディスエーブル、ディスコネクト、サスペンド、レジューム、アクティブ)を制御する。このポート制御は、ポート制御部54(ファームウェア)と、物理層回路14が含むポート制御回路18(ハードウェア)の機能により実現される。

[0091]

なお、図9では、2つのポートしか設けられていないが、3つ以上のポートを 設けてもよい。また、ポート状態(ディスエーブル、ディスコネクト、サスペン ド、レジューム、アクティブ)については、P1394a規格において定義され ている。

[0092]

バスリセット発行(発生)部56は、ノードのトポロジ情報をクリアするバスリセット(バスリセットコマンド)を発行する。

[0093]

より具体的にはバスリセット発行部56は、バスリセットを発行(発生)すべきと判断した場合には、例えば物理層回路14が含む制御レジスタ16のバスリセット発行用のビットに1をセットする。すると、物理層回路14のポート制御回路18等により、BUS1上にバスリセットが発生する。

[0094]

そして本実施形態では、BUS1に接続される電子機器にアクセス権を獲得させるためのバスリセット(電子機器にログインを促すためのバスリセット)を、バスリセット発行部56が発行する前に、ポート制御部54が、ポートP2をディスエーブル状態(IEEE1394で定義されるディスエーブル状態)に設定する。より具体的には、データ転送制御システム10(電子機器EP)の電源が

オンになった後、バスリセット発行部56がアクセス権獲得のためのバスリセットを発行する前に、ポートP2をディスエーブル状態に設定する。

[0095]

これにより、ポートP1についてはイネーブル状態(バス信号のステートを検出できるポート状態。リセット、ツリー識別、自己識別、或いは調停フェーズに参加できるポート状態。アクティブ状態。ディスエーブル以外のポート状態)に設定される一方で、ポートP2についてはディスエーブル状態(他のポートとの物理的な接続はあるが、信号を生成しないと共に信号を検出できなくなるポート状態。バス信号を送信せず、受信しないポート状態)に設定されるようになる。従って、ポートP1に接続される電子機器PC1(ノート型PC又はPDA等)は、ポートP2に接続される電子機器PC2(ホストコンピュータ等)に優先して、ターゲットとなる電子機器EPに対するアクセス権(ログインをする権利)を獲得できる。この結果、イニシエータとなる電子機器PC1は、ターゲットとなる電子機器EPとの間で、SBP-2に準拠したピア・ツー・ピア(peer to peer)のデータ転送を専有して行うことが可能になる。

[0096]

バスリセットが発行されてポートP1に接続される電子機器PC1がアクセス権を獲得すると、ポート制御部54は、ポートP2をイネーブル(アクティブ)状態に設定する。そして、ポートP2がイネーブル状態に設定された後、ポートP2の電子機器PC2がサスペンド状態であることが検出された場合に、パケット処理部58は、このサスペンド状態をレジュームするためのパケットをPC2に転送する。そして、このレジュームパケットが転送された後に、バスリセット発行部56がバスリセットを再び発行することで、図2で説明したIPover1394に準拠したデータ転送を、PC1、PC2間で行うことが可能になる。

[0097]

3. 処理の詳細

次に、本実施形態の処理の詳細について図10、図11のフローチャート等を 用いて説明する。

[0098]

データ転送制御システム10(電子機器EP)の電源がオンになると、ポートP1、P2が共にイネーブル状態に設定される(ステップS1)。或いは、電源オンと同時にポートP1、P2が共にイネーブル状態となる。また、リンク層回路20がディスエーブル状態(非動作状態)に設定される(ステップS2)。

[0099]

より具体的には図12(A)に示すように、電子機器PC1と電子機器EPが接続されると(図7(A)、(B)参照)、電子機器EP(PC1の拡張機器)の電源がオンになり、EPに組み込まれるデータ転送制御システム10(転送制御IC)の電源がオンになる(この時、バスリセットも発生する)。すると、ポート状態(ステート)を記憶するレジスタ(Dフリップフロップ、メモリ等)がパワーオンリセットにより初期化されて、イネーブル(アクティブ)状態を示すようになる。

[0100]

次に、ポートP2がディスエーブル状態に設定される(ステップS3)。この場合に、ステップS1によりポートP1がイネーブル状態に設定されているため、結局、図12(B)に示すように、ポートP1はイネーブル状態に設定される一方で、ポートP2はディスエーブル状態に設定されるようになる。このポート状態の設定は、ポート制御回路18とポート制御部54により行われる。

[0101]

次に、データ転送制御システム10(物理層回路14)の初期化処理が終了したか否かが判断され(ステップS4)、終了した場合にはリンク層回路20がイネーブル状態に設定され、動作を開始する(ステップS5)。

[0102]

次に、図12(C)に示すように、ポートP1に接続される電子機器PC1にログイン(アクセス権獲得)を促すためのバスリセットが、バスリセット発行部56により発行(発生)される(ステップS6)。すると、図13(A)に示すように、ポートP1に接続される電子機器PC1(ノート型PC又はPDA等)が電子機器EP(拡張機器)にログインする(ステップS7)。そしてこのログインが成功すると、イニシエータとなるPC1とターゲットとなるEPの間で、

SBP-2に準拠したデータ転送を行えるようになる。

[0103]

この場合に、ポートP2はディスエーブル状態に設定されているため、ポートP2に接続される電子機器PC2(ホストコンピュータ)はバスリセットを認識できない。このため、ポートP2のPC2がEPにログインすることが防止され、ログイン(アクセス権獲得)の競合が起きないようになる。これにより、PC1がEPに確実にログインできるようになる。この結果、親である電子機器PC1は、子(拡張機器)である電子機器EPのストレージデバイス12を専有して使えるようになり、ユーザの利便性を向上できる。

[0104]

PC1のログインが成功すると、図13 (B) に示すように、ポートP2のステートがディスエーブル状態からイネーブル状態に変更される(ステップS8)。そして、電子機器PC2がサスペンド状態(Connected=1、Bias=0)か否かが判断され(ステップS9)、サスペンド状態の場合には、図13 (C) に示すようにレジュームパケットがEPからPC2に転送される(ステップS10)。

[0105]

即ち、ポートP2がディスエーブル状態に設定されると、このポートP2に接続される電子機器PC2がサスペンド状態に移行してしまう場合がある。

[0106]

そこで本実施形態では、サスペンド状態に移行したPC2(物理層回路)をアクティブ状態に移行させるために、レジュームパケットをPC2に転送している

[0107]

但し、このレジュームパケットは、P1394a規格において新たに定義されたパケットである。従って、電子機器PC2がP1394aの規格に準拠していなかった場合には、ポートP2がディスエーブル状態になっても電子機器PC2はサスペンド状態に移行しないため、レジュームパケットの転送は不要になる。このため本実施形態では、図11のステップS9、S10に示すように、PC2

がサスペンド状態であると判断された場合に限って、PC2にレジュームパケットを転送している。これにより、PC2がP1394a規格に準拠していた場合のみならず、準拠していなかった場合にも、適正に対処できる。

[0108]

次に、図14(A)に示すように、バスリセット発行部56によりバスリセットが発行される(ステップS11)。これにより、PC1に対してリコネクトを促すと共にPC2に対してログインを促す。

[0109]

そして、図14(B)に示すように、PC1がEPに対してリコネクトを試みると、このリコネクトは成功する(ステップS12)。一方、図14(C)に示すように、PC2がEPに対してログインを試みると、PC1がEPに既にリコネクトしているため、PC2のログインは失敗に終わる(ステップS13)。

[0110]

即ち、SBP-2においては、バスリセットの発生前にログインしていたイニシエータは、バスリセットの発生後、一定期間の間は、優先的にそのターゲットに対してリコネクトできる。そして、そのイニシエータがターゲットにリコネクトしなかった場合に、他のイニシエータ(電子機器)は、そのターゲットにログインできる。

[0111]

本実施形態では、このSBP-2のリコネクト処理の仕組みを上手く活用して、 電子機器EPへのアクセス権の適切な管理を実現している。

[0112]

即ち、図10のステップS8でポートP2をイネーブル状態に設定し、電子機器PC2を新たなノードとして追加するためには、ノードのトポロジ情報をクリアする必要があり、バスリセットの発行が必要になる。ところが、このバスリセットの発行により、EPに対するアクセス権をPC2に奪われてしまうと、ユーザの利便性が阻害される。

[0113]

この点、本実施形態では、図11のステップS11のタイミングでバスリセッ

トを発行しているため、SBP-2のリコネクト処理の仕組みにより、バスリセット後にPC1が優先的にEPのアクセス権を獲得できる。

[0114]

しかも、バスリセットによりノードのトポロジ情報がクリアされるため、電子機器PC2は新たなノードとして認識されるようになる。従って、図15(A)に示すように、PC1、EP間でのSBP-2によるデータ転送のみならず、PC1、PC2間でのIPover1394(図5参照)によるデータ転送も可能になる。この結果、図7(B)で説明したように、PC1で得られたデータを、サーバであるPC2に転送して管理することなどが可能になる。

[0115]

次に、図11のステップS14に示すように、バスリセットが発生したか否かが判断される。そして、バスリセットが発生した場合には、図15(B)に示すように、ログアウトされたか否か(広義には、ポートP1に接続されるPC1がEPに対するアクセス権を失ったか否か)が判断される(ステップS15)。

[0116]

ここで、図11のステップS15の「ログアウト」は、PC1のソフトウェア処理によりアンプラグが行われた場合、ポートP1のケーブルが外された場合、PC1の電源がオフ(リブート、省電力モード)になることで強制ログアウトが行われた場合を含む。

[0117]

また、ステップS14でバスリセットが発生したか否かを判断している理由は 以下の通りである。

[0118]

即ち、ステップS13のPC2のログイン失敗の後も、PC1は、ストレージデバイス12にアクセス(リード、ライト)を行っている。従って、PC1によるストレージデバイス12へのアクセス中にバスリセットが発生した場合には、PC1はログアウトしないため、ステップS14、S15、S12というように処理が移行し、PC1がリコネクト処理を行う。そして、PC1は、このリコネクト処理に成功すると、ストレージデバイス12へのアクセスを継続できる。

[0119]

一方、PC1がログアウトされた場合、即ち、PC1がアンプラグされた場合やケーブルが外された場合やPC1の電源がオフになった場合には、必ずバスリセットが発生する。従って、まず、ステップS14でバスリセットの発生の有無を判断し、バスリセットが発生した場合に、ステップS15でPC1がログアウトしたか否かを判断すればよいことになる。

[0120]

そして、ステップS15でログアウトされたと判断された場合には、ポートP 2をイネーブル状態からディスエーブル状態に戻す(ステップS16)。この時 、ポートP1はイネーブル状態のままになる。

[0121]

次に、バスリセットが発生したか否かを判断する(ステップS17)。ステップS15でログアウトされているのでバスリセットが発生するはずだからである。そして、バスリセットが発生すると、ポートP1へのログインか否かを判断する(ステップS18)。そして、ポートP1へのログインではない場合にはステップS17に戻り、ポートP1へのログインである場合には図10のステップS7に移行する。

[0122]

このようにすれば、例えば、電子機器PC1がリブートされた場合や、PC1 省電力モード(サスペンド、ハイパネート)に移行した場合や、ポートP1のケーブルが外された場合等に適正に対処できるようになる。

[0123]

即ち、PC1がリブート(電源オン)されると、PC1は強制的にログアウトすることになり、EPに対するアクセス権を失う。この場合に、ポートP2がイネーブル状態のままであると、PC1のログインとPC2のログインの競合が生じる。このため、リブート後に、PC1がEPのアクセス権(ログイン)を獲得できなくなるおそれがある。

[0124]

この場合に、図15(C)に示すように、ポートP2をディスエーブル状態に

戻しておけば、PC1がEPのアクセス権を優先的に獲得できるようになる(優先的にログインできるようになる)。従って、PC1のリブート時等に、PC2にアクセス権を奪われてしまう事態を防止できる。

[0125]

以上のように本実施形態によれば、図10、図11に示すような順番で、ポート状態の設定処理、バスリセットの発行処理、レジュームパケットの転送処理等を行うことで、様々な状況の変化が生じた場合にも、電子機器EPに対するアクセス権をPC1に確実に専有させることができる。また、PC1の識別番号(GUID)をEPに記憶させるというような作業も不要になる。従って、ユーザの利便性を向上でき、拡張機器への組み込みに最適なデータ転送制御システムを提供できる。

[0126]

4. パケットフォーマット

図16(A)、(B)、図17(A)、(B)に、図10、図11の処理で使用される種々のパケットのフォーマットを示す。

[0127]

図16(A)、(B)、図17(A)は、ログインORB、リコネクトORB、ログアウトORBのパケットのフォーマットである。これらのパケットは、SBP-2で定義されるパケットである。これらのパケットを利用することで、図2、図10、図11で説明したログイン処理、リコネクト処理、ログアウト処理を実現できる。

[0128]

図17(B)は、図11のステップS10で使用されるレジュームパケットのフォーマットである。このパケットは、P1394aにより、拡張PHYパケットの1つとして定義されている。

[0129]

図17(B)において、phy_IDは、当該パケットを送信した物理ノードの識別番号である。また、typeは、拡張PHYパケットのタイプを示す情報である。このレジュームパケットを転送することで、サスペンド状態等であった

電子機器 (ノード) を、レジューム状態に移行させることが可能になる。なお、 レジュームパケットは、ブロードキャストであり、このレジュームパケットに対 する応答は不要である。

[0130]

5. 物理層回路

図18に、物理層回路14の構成例を示す。なお、物理層回路14は、図18 の回路ブロックを全て含む必要はなく、その一部を省略してもよい。

[0131]

リンクインターフェース回路200は、リンク層回路20とのインターフェース処理を行う回路である。リンクインターフェース回路200は、リンクパワーステータス信号LPS、システムクロックSCLK、リンク層回路20からのリクエスト信号LREQ、双方向制御信号CTL[0:1]、双方向データ信号D[0:7]、バスマネージャ・コンテンダー/リンクオン信号BCLKON等を用いて、インターフェース処理を行う。これらの信号の意味についてはP1394a規格に定義されている。

[0132]

なお、XRSTは、パワーオンリセット信号であり、電源の投入時にアクティブになる信号である。

[0133]

エンコーダ/デコーダ202は、DS-LINK (Data-Strobe Link) と呼ばれる符号化方式でのデータのエンコード、デコード処理を行う回路である。即ち、IEEE1394では、データとストローブという2対の差動信号を用いて半2重でデータ転送を行う。

[0134]

CPS検出回路210は、ケーブルパワーステータスCPSを検出する回路であり、TPバイアス生成回路212は、TPBIAS1、TPBIAS2を生成して供給する回路である。

[0135]

バイアス電圧/電流生成回路214は、端子RO、R1に接続される外部基準

抵抗を用いて、バイアス電圧等を生成し、トランスミッタ&レシーバ216、2 18に供給する回路である。

[0136]

トランスミッタ&レシーバ216は、ポートP1用の2組のツイストペアの信号TPA1、TPB1を用いて、データの送受信処理を行う回路である。トランスミッタ&レシーバ218は、ポートP2用の2組のツイストペアの信号TPA2、TPB2を用いて、データの送受信処理を行う回路である。なお、ポートを更に増やす場合には、その増やしたポート用のトランスミッタ&レシーバを更に設ければよい。

[0137]

クロック生成回路 2 1 9 (P L L) は、システムクロック等の内部クロックを 生成する回路である。

[0138]

制御回路220は、物理層回路14の全体を制御する回路であり、調停回路1 5、制御レジスタ16、ポート制御回路18などを含む。

[0139]

調停回路15は、ノード間におけるバスの使用権の調停処理を行う回路である。この調停処理は、サブアクションギャップ、アービトレーション・リセットギャップにおいて行われる。なお、IEEE1394の通常の非同期アクセス方式では、競合しているノードに対してアクセスできる機会が均等に与えられている

[0140]

制御レジスタ16は、物理層回路14に対するコマンド等を設定するためのレジスタであり、メモリ又はDフリップフロップ等により構成される。例えば、バスリセットを発行する場合には、この制御レジスタ16のバスリセット発行用のビットに1をセットすればよい。また、ポートP1、P2のステート制御も、この制御レジスタ16を用いて行うことができる。

[0141]

ポート制御回路18は、ポートP1、P2(広義には複数のポート)を制御す

るための回路である。このポート制御回路18は、図9のファームウエア50のポート制御部54からの指示にしたがってポートP1、P2を制御する。

[0142]

ここでポートの状態 (ステート) としては、P1394a (IEEE-1394a) 4 a-2000) で定義されるように、以下のものがある。

(1) ディスエーブル状態

ディスエーブル状態のポートは、TPA/TPB、TPBIASに信号を出力しない。またTPA/TPB、BIASに入力される信号を検出しない。ケーブルの接続状態に変化があると、トランスミッタ&レシーバ216、218に含まれるコネクト検出回路がこれを検出し、リンク層回路20にインタラプトを出力する。このコネクト検出回路は、ケーブルの接続状態を検出するための回路であり、そのポートがTPBIASを出力してない期間において動作する(有効になる)。

(2) ディスコネクト状態

ディスコネクト状態のポートは、他のノードの物理層回路との物理的なケーブル接続が無く、TPA/TPB、TPBIASに信号を出力しない。またTPA /TPB、BIASに入力される信号を検出しない。

(3)サスペンド状態

サスペンド状態のポートは、他のノードの物理層回路との物理的なケーブル接続はあるが、TPA/TPB、TPBIASに信号を出力しない。またTPA/TPBに入力される信号を検出しない。このサスペンド状態のポートでは、トランスミッタ&レシーバ216、218に含まれるバイアス検出回路及びコネクト検出回路のみが動作する。

(4) レジューム状態

レジューム状態のポートには、他のノードの物理層回路との物理的なケーブル接続があり、TPBIASに信号を出力している。また、BIASを検出すると、所定期間の経過後、アクティブ状態に遷移する。レジューム期間では、TPA /TPBに入力される信号を検出しない。

(5) アクティブ状態

アクティブ(イネーブル)状態のポートは、他のノードの物理層回路との物理的なケーブル接続があり、TPA/TPB、TPBIASに信号を出力する。またTPA/TPB、BIASに入力される信号を検出する。

[0143]

このような種々の状態(ステート)がP1394aで定義されたのは、物理層回路のパワー・セービングを実現するためである。本実施形態では、このようにパワー・セービング用に定義されたディスエーブル状態を有効利用して、電子機器EPのアクセス権をPC1に優先的に獲得させることに成功している。

[0144]

なお、本発明は本実施形態に限定されず、本発明の要旨の範囲内で種々の変形 実施が可能である。

[0145]

例えば、明細書中の記載において広義な用語(第1のインターフェース規格、第2のインターフェース規格、第1のインターフェース規格の上位の第1のプロトコル、第1のインターフェース規格の上位の第2のプロトコル、電子機器、ストレージデバイス、デバイス、プロセッサ等)として引用された用語(IEEE1394、ATA/ATAPI、SBP-2、IPover1394、拡張機器・ノート型パーソナルコンピュータ・PDA・ホストコンピュータ、CDドライブ・内蔵HDD、ストレージデバイス、CPU等)は、明細書中の他の記載においても広義な用語に置き換えることができる。

[0146]

また、本発明のうち従属請求項に係る発明においては、従属先の請求項の構成 要件の一部を省略する構成とすることもできる。また、本発明の1の独立請求項 に係る発明の要部を、他の独立請求項に従属させることもできる。

[0147]

また、本発明のデータ転送制御システム、電子機器、物理層回路の構成は、図9、図18に示す構成に限定されず、種々の変形実施が可能である。例えば、これらの各図の各回路ブロック、機能ブロックの一部を省略したり、その接続関係を変更してもよい。また、第2のバス(BUS2)は、ストレージデバイスとは

異なるデバイスに接続されていてもよく、ATA/ATAPI以外の規格のバスであってもよい。また、物理層回路とリンク層回路とパケットバッファの接続構成も図9に示す接続構成に限定されない。

[0148]

また本実施形態では、ポート制御部、バスリセット発行部、パケット処理部の 機能をファームウェア(プログラム)により実現する場合について説明したが、 これらを機能の一部又は全部をハードウェア回路により実現してもよい。

[0149]

また、本発明はIEEE1394におけるバスリセットに特に有用だが、これ以外にも、少なくともノードのトポロジー情報をクリアするようなリセットであれば適用できる。

[0150]

また、本実施形態では、IEEE1394、SBP-2規格でのデータ転送に本発明を適用した場合について説明した。しかしながら本発明は、例えばIEEE1394 (P1394a)、SBP-2 (SBP) と同様の思想に基づく規格や、IEEE1394、SBP-2を発展させた規格におけるデータ転送にも適用できる。

【図面の簡単な説明】

【図1】

IEEE1394、SBP-2の層構造について説明するための図である。

【図2】

SBP-2の処理の概略について説明するための図である。

【図3】

SBP-2においてデータをイニシエータからターゲットに転送する場合のコマンド処理について説明するための図である。

【図4】

SBP-2においてデータをターゲットからイニシエータに転送する場合のコマンド処理について説明するための図である。

【図5】

IPover1394の層構造について説明するための図である。

【図6】

バスリセットによりクリアされるノードのトポロジ情報について説明するため の図である。

【図7】

図7(A)、(B)は、拡張機器について説明するための図である。

【図8】

図8(A)、(B)、(C)も、拡張機器について説明するための図である。

【図9】

本実施形態のデータ転送制御システム、電子機器の構成例を示す図である。

【図10】

本実施形態の詳細な処理例について示すフローチャートである。

【図11】

本実施形態の詳細な処理例について示すフローチャートである。

【図12】

図12(A)、(B)、(C)は、ポートの制御手法について説明するための 図である。

【図13】

図13(A)、(B)、(C)も、ポートの制御手法について説明するための 図である。

【図14】

図14(A)、(B)、(C)も、ポートの制御手法について説明するための 図である。

【図15】

図15(A)、(B)、(C)も、ポートの制御手法について説明するための 図である。

【図16】

図16(A)、(B)は、本実施形態で使用されるパケットのフォーマットを示す図である。

【図17】

図17(A)、(B)も、本実施形態で使用されるパケットのフォーマットを示す図である。

【図18】

物理層回路の構成例を示す図である。

【符号の説明】

P1、P2 ポート (第1、第2のポート)

PA、PB ポート

EP 電子機器(拡張機器)

PC1 電子機器 (ノート型パーソナルコンピュータ、PDA)

PC2 電子機器 (ホストコンピュータ)

BUS1 IEEE13940バス

BUS2 ATA/ATAPIOバス

10 データ転送制御システム

12 ストレージデバイス

14 物理層回路

16 制御レジスタ

18 ポート制御回路

20 リンク層回路

2 2 SBP-2回路

30 インターフェース回路

32 DMAコントローラ

38 バッファ管理回路

40 パケットバッファ

42 CPU (プロセッサ)

44 フラッシュメモリ (EEPROM)

50 ファームウェア

52 コミュニケーション部


54 ポート制御部

特2002-217595


- 56 バスリセット発行部
- 58 パケット処理部
- 60 マネージメント部
- 70 ストレージタスク部
- 80 フェッチ部
- 90 ダウンローダ部

【書類名】 図面


【図1】




【図2】




【図3】









【図5】




【図6】




[図7]





(B)




【図8】









【図9】




【図10】





【図11】




【図12】










【図13】










【図14】










【図15】









【図16】



ログイン ORB



【図17】




(B)

00 phy_ID 00 type(Fh) 00 0000 0000 0000 0000 logical inverse of first quadlet

レジューム パケット

【図18】



18

【書類名】

要約書

【要約】

【課題】 所望の電子機器にアクセス権を優先的に獲得させることができるデータ転送制御システム、電子機器、プログラム及びデータ転送制御方法の提供。

【解決手段】 データ転送制御システムは、電子機器PC1、PC2を接続するためのポートP1、P2の制御を行うポート制御部54とバスリセットを発行するバスリセット発行部56を含む。ポートP2をディスエーブル状態に設定した後、バスリセットを発行して、電子機器PC1にアクセス権(ログイン)を獲得させる。バスリセットが発行されてPC1がアクセス権を獲得した後にポートP2をイネーブル状態に設定する。その後、PC2がサスペンド状態であることが検出された場合に、レジュームパケットをPC2に転送する。データ転送制御システムの電源がオンになった場合に、ポートP2をディスエーブル状態に設定する。

【選択図】 図9

出願人履歴情報

識別番号

[000002369]

1. 変更年月日 1990年 8月20日 [変更理由] 新規登録

住 所 東京都新宿区西新宿2丁目4番1号

氏 名 セイコーエプソン株式会社